[CPU 대란 주의보 ④] “CPU만 있으면 뭐하나, 보드가 안 돈다”

100kW 랙 시대의 역습…전력관리칩 ‘30주 품귀’에 발목 잡힌 서버 완성품인공지능(AI) 인프라 시장의 스포트라이트가 엔비디아 GPU와 SK하이닉스·삼성전자의 고대역폭메모리(HBM)에 쏠린 사이, 시스템 전체의 척추이자 혈관 역할을 하는 중앙처리장치(CPU) 공급망에 기형적인 병목이 발생하고 있습니다. 거대언어모델(LLM) 학습 중심에서 자율 에이전트와 실시간 추론 시대로 패러다임이 전환되면서 호스트 CPU 수요가 급증한 반면, TSMC 선단 공정 슬롯 부족과 고다층 FC-BGA 기판 쇼티지가 겹쳐 글로벌 하드웨어 생태계가 2차 충격에 직면했습니다. 이에 <디지털데일리>는 일선 반도체 소부장 현장의 경고와 글로벌 빅테크 수장들의 분석을 바탕으로, 하반기 IT 산업 전반을 강타할 'CPU 대란'의 구조적 원인과 시장 파급 효과, 그리고 K-반도체의 기회 요인을 심층 진단합니다. [편집자주]

컴퓨텍스 2026 AMD 단독 데모 투어 현장에 진열된 AMD 인스팅트 MI350P PCIe GPU 가속기와 차세대 에픽(EPYC) 서버용 CPU 및 라데온 프로 W9700 그래픽 카드 실물. [사진=배태용기자]

[디지털데일리 김문기기자] 인공지능(AI) 데이터센터의 물리적 병목이 프로세서 다이(Die) 자체를 넘어, 칩과 칩을 연결하는 고속 인터페이스와 전원 공급망으로 확산되고 있다.

에이전틱 AI(Agentic AI)의 확산으로 호스트 중앙처리장치(CPU)가 수많은 가속기와 네트워크 카드, 고속 스토리지를 동시에 지휘해야 하는 상황에 놓이자, 데이터 전송 통로인 ‘PCIe 레인’ 대역폭이 한계치에 봉착했다. 여기에 단일 랙 전력 밀도가 100킬로와트(kW) 이상으로 치솟으면서 초고밀도 CPU에 정밀한 전류를 공급하는 전력관리반도체(PMIC)와 전압조절모듈(VRM)이 연쇄 공급 부족를 일으키고 있다.

이는 CPU 칩셋을 간신히 확보하더라도 이를 메인보드에 얹어 구동할 핵심 주변 반도체와 I/O 부품이 부족해 완제품 서버 조립 라인이 멈춰 설 수도 있다.

CXL 3.2·PCIe 6.4 패브릭 스위치 [사진=파네시아]

◆ "16레인으론 턱없다"… 에이전트가 삼킨 PCIe 100레인

에이전틱 AI 워크로드가 기존 정적 거대언어모델(LLM)과 가장 크게 다른 점은 바로 ‘입출력(I/O) 트래픽의 기하급수적 폭증’이다.

과거 LLM 훈련 단계에서는 대규모 데이터를 GPU 내부 메모리(HBM)에 한 번 적재하면 대부분의 연산이 GPU-to-GPU 고속 인터커넥트 안에서 이뤄졌다. 호스트 CPU는 초기 데이터 주입과 기본 네트워크 관리를 위해 통상 16~32개의 PCIe 레인만 할당해도 시스템 병목이 발생하지 않았다.

그러나 자율 에이전트 환경은 찰나의 순간에도 외부 웹 검색, 사내 벡터 데이터베이스(DB) 조회, 고속 NVMe-oF 스토리지 호출, 수천 개 에이전트 간 메시지 패킷 교환을 쉼 없이 쏟아낸다. 이 방대한 트래픽은 모두 호스트 CPU의 루트 콤플렉스를 통과해야 한다.

업계에 따르면 실제로 에이전틱 AI 추론 환경으로 전환되면서 호스트 CPU 1소켓당 요구되는 데이터 전송 통로인 PCIe 레인 수는 과거 정적 LLM 훈련 환경 대비 최대 5배 수준으로 폭증하고 있다.

과거 단순 학습 환경에서는 400Gbps 네트워크 카드(NIC)에 16레인, 로컬 기본 드라이브용 NVMe SSD에 16레인, 보조 가속기 링크에 16레인 정도를 배정해 1소켓당 총 32~48레인 수준이면 시스템 병목 없이 원활한 구동이 가능했다는 것.

그러나 실시간 분기 처리와 데이터 조율이 쉼 없이 일어나는 에이전틱 AI 환경에서는 네트워크 대역폭이 800Gbps에서 1.6Tbps급 고성능 초고속 NIC 및 DPU로 전환되며 32~64레인을 요구하고 있다. 여기에 초고속 벡터 데이터베이스(DB) 조회를 전담하는 엔터프라이즈 NVMe 스토리지 어레이가 32레인을 추가로 점유하고, 많은 컨텍스트를 실시간으로 확장하기 위한 CXL 3.0 기반 메모리 풀링 및 가속기 인터페이스가 32~64레인을 동시에 잠식하는 구조다.

결과적으로 호스트 CPU 1소켓당 최소 100개에서 128개 이상의 고성능 PCIe 5세대 또는 6세대 레인이 쉴 새 없이 가동되어야 하는 구조로 전환되면서 인터페이스 대역폭 자체가 시스템의 병목을 발생시키기에 이르렀다 .

글로벌 통신·인터페이스 반도체 전문 기업 마벨(Marvell), 브로드컴(Broadcom), 아스테라랩스(Astera Labs)의 PCIe 리타이머와 스위치 칩셋 납기가 평년 8~10주에서 최장 28~32주까지 폭증한 배경이기도 하다. 신호 왜곡을 보정해 주는 핵심 리타이머 칩이 부족해지면서 메인보드 제조사들은 CPU 소켓 주변의 I/O 라우팅을 제때 완성하지 못하고 있다.

ST마이크로일렉트로닉스가 산업용 애플리케이션에 최적화된 전력관리 IC(PMIC)인 ‘STPMIC1L’ 및 ‘STPMIC2L’을 출시했다 [사진=ST]

◆ 100kW 랙 시대… PMIC·VRM 전력 반도체 ‘납기 절벽’

I/O 병목에 이어 시스템을 옥죄는 또 다른 뇌관은 ‘전력 공급 인프라’의 한계다.

인텔의 제온 6 시에라 포레스트, 그레이나트 래피드와 AMD 에픽 5세대 튜린 등 최신 서버용 CPU는 128코어에서 최대 192~256코어에 달하는 초고밀도 다이를 집적했다. 이에 따라 CPU 1소켓당 열설계전력(TDP)이 과거 200~300W 수준에서 최대 500W~600W 이상으로 수직 상승했다.

여기에 72장의 AI 가속기와 고성능 CPU를 단일 랙에 집적하는 엔비디아 NVL72 및 AMD 헬리오스(Helios) 등 초고밀도 랙 스케일 아키텍처가 도입되면서, 단일 랙 전력 소모량은 과거 20~40kW에서 100~120kW 수준으로 폭증했다.

이 같은 초고밀도 환경에서는 메인 전원에서 들어오는 48V/12V 고전압을 CPU 코어가 요구하는 0.8~1.1V 수준의 초저전압·수백 암페어(A)의 대전류로 극도로 정밀하게 변환해 주는 ‘지능형 디지털 전력관리반도체(PMIC)’와 ‘멀티페이즈 전압조절모듈(VRM)’이 필수적이다. 전류 공급이 미세하게라도 흔들릴 경우 초미세 공정으로 제작된 CPU 코어가 손상되거나 연산 오류를 일으키기 때문이다.

모놀리식 파워 시스템즈(MPS), 인피니언, 텍사스 인스트루먼트(TI) 등 글로벌 전력 반도체 기업들의 고성능 서버용 디지털 컨트롤러 및 스마트 파워 스테이지(SPS) 칩셋 라인 역시 공급 과부하에 걸렸다.

글로벌 전자부품 유통 분석 기관 퓨전 월드와이드에 따르면, 고밀도 서버 CPU용 특수 PMIC 및 드라이버 모스펫(DrMOS)의 주문 대기 시간은 평년 대비 3배 이상 늘어난 30주를 기록하고 있다. 핵심 전력 칩셋의 가격 역시 유통 채널에서 공식 출고가 대비 30~50%의 웃돈에 거래되는 실정이다.

퀄컴이 미국 샌디에이고 본사에서 진행한 스냅드래곤X 시리즈 CPU 성능 측정 데모

◆ "칩셋 다 모아도 보드가 안 돌아간다"

CPU 코어 부족에 더해 PCIe 인터페이스와 전력 반도체 공급망까지 동시에 불안하면서, 델 테크놀로지스, HPE, 레노버, 슈퍼마이크로 등 글로벌 서버 완성품 OEM들은 조달 병목을 호소하고 있다.

글로벌 시장조사업체 IDC에 따르면 “현재 글로벌 서버 제조사들이 겪고 있는 출하 지연은 단순 연산 프로세서 한 종류의 부족이 아니라, CPU를 중심으로 얽혀 있는 ‘PCIe 리타이머, 디지털 PMIC, 고다층 메인보드(MLB)’의 동시다발적 결핍 때문”이라고 지적했다.

실제로 델과 HPE의 고성능 엔터프라이즈 AI 서버 납기는 이전대비 늘어났으며, 부품 단가 상승을 견디지 못하고 서버 완제품 가격을 15~17% 전격 인상하는 조치를 단행했다.

호스트 CPU라는 '심장'을 둘러싼 '혈관(PCIe 인터페이스)'과 '에너지 공급원(PMIC/VRM)'이 일제히 마비되면서, 부품 하나만 빠져도 완제품 출하가 불가능한 SCM의 전형적인 '오링(O-Ring) 취약성'이 드러나고 있다.

결국 하반기 CPU 대란의 이면에는 반도체 제조 공정의 한계를 넘어선 ‘I/O 대역폭과 전력 무결성 의 총체적 위기’가 자리 잡고 있다.